<strike id="0k9r3"><p id="0k9r3"></p></strike>
  • <form id="0k9r3"></form>
    <nav id="0k9r3"></nav>
    <em id="0k9r3"><p id="0k9r3"></p></em>
  • <tr id="0k9r3"><source id="0k9r3"></source></tr>
    <form id="0k9r3"></form>
    <sub id="0k9r3"></sub>

      <sub id="0k9r3"><address id="0k9r3"></address></sub>
      1. <form id="0k9r3"></form>

        24小時聯系電話:18217114652、13661815404

        中文

        您當前的位置:
        首頁>
        電子資訊>
        集成電路設計ESD保護

        電子資訊

        集成電路設計ESD保護


        集成電路

        根據ESD協會的統計,由于未知原因損壞的所有電子產品中有25%歸因于ESD。這些損失估計使電子行業每年損失300億人民幣。因此集成電路設計中必須要考慮到ESD保護。

        什么是ESD?是什么導致現象?

        ESD是靜止時釋放的電荷(靜電)。這主要是由停留在特定表面或環境空氣中的電子失衡造成的。由電子的缺乏或過剩引起的電子不平衡會導致電場,該電場能夠遠距離影響其他物體。

        ESD也指的是當兩個帶相反電荷的物體相互接觸時發生的情況。如果這兩個物體距離足夠近,則會釋放電壓,產生電壓尖峰,并產生電磁場。

        ESD保護的重要性

        ESD故障是集成電路(IC)和其他電子系統具挑戰性的可靠性問題之一。實際上,行業統計數據表明,超過30%的IC故障是由ESD或電過載(EOS)事件引起的,每年給行業造成上百億的損失。

        但是,知道存在問題和實現問題的解決方案并不是相互排斥的。此外,當前的解決方案不是萬金油的解決方案。盡管這些EMI(電磁干擾)確實可能給電子系統帶來同等程度的危險,但他們產生的原因不一。

        眾所周知,所有IC和其他電子產品都需要ESD保護。但是,并非每種預防措施對于遇到的每種ESD模型都同樣有效。在接下來的幾段中,我將進一步闡述它們所構成的不同模型和保護問題。正如我之前所避免的那樣,這也將進一步說明,不保證一種尺寸適合所有方法。

        ESD應力模型的類型

        ESD可能在各種情況下發生。為了更好地解決這些問題,這些ESD應力模型已分為三種特定類型或模型。ESD應力模型的三種類型是人體模型(HBM),機器模型(MM)和帶電設備模型(CDM)(CDM)。

        這三個基本模型在行業中用于測量ICESD保護水平,并評估ESD應力在不同情況下的影響。

        人體模型

        顧名思義,HBM表示由ESD現象引起的ESD應力,該現象在帶靜電的人體接觸芯片并形成放電路徑時發生。

        機器模型

        這種現象是由帶電的帶電荷的機器或工具與芯片接觸并在生產線上形成向地面的放電路徑時發生的現象引起的。

        帶電設備模型

        生產或運輸過程中對IC(集成芯片)進行充電的場景。此外,在IC與任何導體或地面接觸之后,電荷在IC內部和外部之間發生轉移。

        CMOS技術在集成電路設計中的應用

        CMOS技術中的集成電路需要靜電放電(ESD)保護設計。CMOS技術中的ESD保護器件的選擇包括二極管,MOSFET和可控硅整流器(SCR)。

        但是,這些ESD保護設備具有一些不良的副作用。簡而言之,由于寄生電容,它們會在高頻輸入/輸出(I / O)焊盤上引起信號損耗。因此,為了使這些ESD保護電路對高頻性能的影響最小,必須仔細設計I / O焊盤上的ESD保護電路。

        一旦能夠減小寄生電容,就可以輕松地將ESD保護電路與高頻電路組合或共同設計。隨著高頻電路工作頻率的增加,針對高頻應用的片上ESD保護設計將持續成為重要的設計因素。

        CDM集成電路設計ESD保護

        近年來,隨著自動機械和設備在生產線上的普遍使用,CDM已被證明是所有ESD應力模型中具破壞性的放電機制。就ESD保護設計而言,CDM已逐漸成為最重要的問題。

        CDM的最重要特征之一是低阻抗放電路徑,這導致了極快的電荷轉移。這個特殊的屬性使CDMCMOS技術的ESD保護設計中成為關注點。這就是為什么在CDM放電期間,上升時間非常短(通常為0.25-0.75ns)的原因,這需要較短的CDM ESD保護設計觸發時間。

        另外,隨著芯片集成技術的改進和新封裝技術的發展,芯片的等效寄生電容增加。因此,導致芯片所攜帶的電荷量增加,并且這需要CDM ESD保護設計的保護能力得到提高。

        總之,不能夸大CMOS技術中ICESD保護設計的重要性。隨著IC在應用和功能方面的不斷發展和功能不斷增強,很明顯,集成電路設計ESD保護也必須發展。

        請輸入搜索關鍵字

        確定
        国产在线视频在线