24小時聯系電話:18217114652、13661815404
中文
行業資訊
如何確定電路的阻抗
如何確定電路的阻抗
阻抗會影響信號通過電路板的傳播方式、組件之間的功率交換方式以及信號如何泄漏到 PCB的不需要的部分。有幾種確定電路阻抗的方法，但除非您在模型中包含適當的寄生元件，否則它們不一定會產生實際結果。
阻抗會影響信號通過電路板的傳播方式、組件之間的功率交換方式以及信號如何泄漏到 PCB的不需要的部分。有幾種確定電路阻抗的方法，但除非您在模型中包含適當的寄生元件，否則它們不一定會產生實際結果。
電路的阻抗
阻抗是電路的交流特性，可能隨工作頻率而變化。它通常由 Z = R – j/ ωC + jωL 表示，其中 ω= 2πf。
阻抗和電阻有什么區別？
電阻和阻抗之間的主要區別在于電阻反對直流和交流電流，而阻抗反對交流電流。阻抗在直流電路中沒有意義。
下表列出了一些主要差異：
|
反抗 |
阻抗 |
|
用“R”表示 |
用“Z”表示 |
|
不受供電頻率的影響。 |
主要取決于供電頻率。 |
|
兩個或多個串聯電阻可以算術相加。 |
應執行矢量加法以求和阻抗。 |
|
通過電阻的電流總是與其上的電壓同相。 |
電流和電壓異相。相位差取決于阻抗中存在的電感或電容。 |
為什么阻抗匹配在PCB中很重要？
在高頻下，電路板走線充當傳輸線，在每個點具有特定的阻抗值。 阻抗匹配 確保它在整個軌跡的每個點保持恒定。傳輸線中波動的阻抗會導致信號反射，從而影響信號完整性。 受控阻抗 可確保信號在通過跡線傳播時不會退化。
影響受控阻抗的因素
跡線的阻抗由跡線的物理尺寸（跡線寬度和厚度）、介電常數和到電路板材料的參考平面的距離（電介質厚度）決定。它的范圍在 25 到 125 歐姆之間。以下因素影響 PCBA的阻抗：
影響PCB走線阻抗的因素
銅信號走線的寬度 (w) 和厚度 (T) （頂部和底部）
銅跡線任一側的芯或預浸材料的厚度 (H)
芯材和預浸材料的介電常數 (ER)
與其他銅特征的距離
受控阻抗對于 信號處理器、電信和射頻傳輸等高速應用來說是必不可少的。
什么決定了電路板的整體阻抗？
電路的阻抗由元件的排列決定。電阻器、電容器和電感器是一些基本電路元件。電阻器與電流相反，電阻值與電源頻率無關。而電容器和電感器提供的電抗是輸入信號頻率的函數。在理想情況下，電容器的電抗應與信號的角頻率成反比。電感器應提供與信號角頻率成正比的電抗。
除上述參數外，電路的阻抗還取決于 PCB基板 和內部導電平面。絕緣體與內層一起產生 寄生電容 和電感。這些寄生元件會導致串擾并影響電路的整體阻抗?，F在我們將看到阻抗取決于的幾個因素。
傳輸線阻抗
走線的特性阻抗
傳輸線的阻抗主要取決于其特性阻抗，本質上是完全隔離的傳輸線的阻抗。用于量化傳輸線阻抗的其他指標是偶模阻抗和奇模阻抗。偶數模式和奇數模式是信號在成對傳輸線上傳播的兩種基本模式。
奇數模式 是當一對中的兩條跡線以差分方式操作時傳輸線的阻抗（信號具有相同的幅度和相反的極性）。
偶數模式 是當一對中的兩條跡線均勻操作（具有相同幅度和方向的信號）時傳輸線的阻抗。
傳輸線阻抗還取決于走線相對于彼此的排列方式。兩條相互靠近的走線會經歷電感和電容耦合。這種耦合通常會導致串擾，并且還會改變每條線路上的阻抗。
要了解如何減少 PCB 走線上的阻抗失配，請參閱 如何限制 PCB 傳輸線中的阻抗不連續性和信號反射。
供電網絡阻抗
在較低頻率下，供電網絡將具有容性阻抗，從而降低驅動組件和 電流返回路徑的電源總線的電阻。電源軌、走線和內部平面之間的物理分離定義了 PDN 阻抗。隨著輸入頻率的升高，PDN 阻抗也會升高。
PDN 阻抗與頻率的關系。
阻抗譜可用于確定具有最低供電網絡阻抗的帶寬。它應該在整個董事會的運作范圍內保持平穩。為了保持 電路板 的電源完整性，接地層的放置至關重要。當向地平面行進時，信號將采用電抗最小的路徑。電抗最小的路徑應直接位于電路板上的導體下方。 這將確保電路具有最少的環路電感并且不易受 EMI 的影響。
電路板材料選擇和堆疊
具有受控阻抗要求的 PCB 疊層
堆疊 是按順序排列的板材料。上圖描繪了一個 4 層堆疊。L1 和 L4 是外層，L2 和 L3 是內層。如前所述，電路板堆積中的相鄰導電層會產生影響電路整體阻抗的寄生效應。寄生引起的阻抗失配會在走線上產生反射，最終引入 串擾 和 EMI 問題。
Stack-up 還可以作為向制造商表達您的期望的文檔。缺失的信息可能會使制造商難以或不可能準確了解需求。
選擇最適合設計的正確材料 是避免這些情況的關鍵。介電常數 (Dk) 會影響具有特定阻抗值的跡線的幾何形狀。樹脂含量和材料厚度是決定材料 Dk 的兩個關鍵因素。它隨著厚度的增加而減小。這意味著樹脂含量越高，Dk 值越低。
以下提示將幫助 PCB 設計人員選擇合適的材料并避免整體阻抗值的變化。
確定合適的層厚： 較薄的層可減少環路面積和寄生電感，同時增加寄生電容。要找到合適的層厚度，您可以使用具有各種層堆棧的模擬工具。
選擇具有較低介電常數的材料： 具有較高 Dk 值的基板會產生較大的雜散電容。始終選擇較低的 Dk 基材，尤其是對于高速應用。
避免選擇樹脂含量極低的基材： 樹脂含量極低可能會導致樹脂不足，進而導致阻抗變化。
不要在堆疊中使用超過三種不同類型的預浸料：使用不同 類型的預浸料 可能會有風險，因為它會增加最終厚度變化更大的機會。如果使用多種類型的預浸料，復合材料的有效介電常數應采用加權平均法計算。
過孔阻抗
多層板 中的 過孔和通孔 將在相鄰導電元件之間產生寄生效應。通孔的電感將在納亨數量級，主要由其 縱橫比決定。過孔的阻抗一般在 25 到 35 歐姆左右。因此，過孔和走線的阻抗（大約 50 歐姆）之間存在顯著差異。當通孔放置在導電跡線上時，會發生噪聲耦合并導致阻抗不連續。始終避免在差分對之間放置過孔 以減少不連續性。
確定電路阻抗的方法
可以使用以下方法計算電路的阻抗。
電路仿真
電路仿真框圖
電路仿真 是一種用于在制造前驗證電路板設計功能的技術。阻抗計算現在包含在許多PCB設計軟件程序中。這里的主要優點之一是可以修改阻抗設計參數以執行各種模擬。進行模擬后，您可以選擇最佳設計進行制造。
在線計算器
可以使用在線計算器確定受控阻抗或跡線參數。盡管沒有模擬工具那么詳細，但這些工具可以讓您非常接近只需您的合同制造商 (CM) 對可制造性進行最小調整的地方。
Sierra 電路阻抗計算器 采用了用于PCB傳輸線的麥克斯韋方程的2D數值解。它產生的數據相當準確，適用于電路板制造。該工具估計跡線參數，例如電容、電感、每單位長度的傳播延遲和結構的有效介電常數。
與我們的阻抗工具不同，大多數免費的在線阻抗計算器都不是很準確，因為它們基于經驗公式，沒有考慮走線的梯形形狀或眾多介電材料的影響。
實用方法
按照以下步驟快速得出一個近似的受控阻抗值。
使用公式計算走線的上升時間，
t r = 0.35 / f max 其中 f max 是最大工作頻率。
現在，計算最大走線長度，
l = t r x 2 英寸/納秒
可以使用以下公式計算走線的特性阻抗：
計算PCB走線特性阻抗的公式
在哪里，
εr 是材料的介電常數（根據數據表）
H 是地面以上走線的高度
W 是跡線的寬度
T 是跡線的厚度
無論您如何確定電路板的阻抗，您都應該與您的合同制造商 (CM) 合作，因為 DFM 標準和材料可用性將影響您的電路板的生產。如果您在受控阻抗設計方面需要任何幫助，請在評論部分告訴我們。