如何減少PCB布局中的寄生電容

2021-02-27

PCB由絕緣體隔開的幾條平行跨接的導體（例如走線）組成。這些走線與介電材料一起形成電容器，從而導致有害的寄生電容或雜散電容效應。

PCB中的寄生元件可能是寄生電容，寄生電阻和寄生電感。當走線緊密放置時，高頻板中的寄生電容效應非常明顯。這種效果是完全不希望的，并且會影響設備的功能。這會導致諸如串擾，EMI和信號完整性之類的問題。處理高頻，高數據速率和混合信號板的PCB設計人員在設計PCB布局時必須考慮寄生電容和電感效應。

在以下各節中，我們將了解寄生電容的定義及其對電路板的影響。

PCB中的寄生電容是什么？

緊密放置的PCB導體形成虛擬電容器，從而導致寄生電容效應。

寄生電容或雜散電容是在由電介質隔開的兩條走線之間形成虛擬電容的結果。它的產生是由于載流跡線緊密靠近時產生的電勢差引起的。要了解更多信息，請閱讀走線電流容量在PCB設計中的作用。

如果適當地絕緣導體，則這種效果甚至是可能的。由于沒有理想的電路，因此無法避免寄生電容。

寄生電容如何計算？

電容器中的充電放電周期。

寄生電容是導體的固有特性。它是每單位電位變化的存儲量。寄生電容的計算公式為 C = q / v。其中C是以法拉表示的電容，v是以伏為單位的電壓，q是以庫侖為單位的電荷。

對于不隨時間變化的恒定電信號，dv / dt = 0表示電勢沒有變化；因此我= 0。

如果電路回路中有一個電容器，則dv / dt將收斂到一個固定值，即電勢變化，從而導致電流流動。因此我≠0。 

跡線電容計算

平行板電容器的電容由C =（kA / 11.3d）pF給出。其中C是電容，A是以cm 2為單位的板面積，k是板材料的相對介電常數，d是以cm為單位的板之間的距離。

跡線電容計算

什么是寄生電容效應？

高頻下的PCB寄生元件建模。

寄生電容效應是高頻電路板中需要關注的問題。在低頻下運行時，寄生元件可以忽略不計，因為它們并不會真正影響系統功能。電路板上的每個焊盤都有其寄生電容，每條走線都具有寄生電感。焊盤還增加了寄生電阻，從而刺激了IR損耗。寄生電容可能存在于PCB，裸板，PCBA，組裝好的板上的導體之間，以及組件封裝（尤其是表面貼裝設備（SMD））中。

由于本征電容器極板之間存在電勢差，因此有可能流過電流。電荷是否存儲在電容器極板之間無關緊要。直到有電位差時，電流才流動。一旦該電勢差增加，對于期望的信號路徑，就可以觀察到流向負載的電子流的相應減少，這會對信號完整性產生負面影響。

雜散電容和寄生電容之間的區別？

術語雜散電容通常與寄生電容互換使用。然而，寄生電容說明了它會妨礙電路工作的事實，而雜散電容說明了如何引入不需要的電容。

什么是雜散電容？

雜散電容并非總是由于兩個PCB導體之間形成的虛擬電容而引起，而且還由于周圍環境的影響而引起。因此，它被稱為雜散電容。 

PCB中的寄生電阻是什么？

寄生電阻沿著走線串聯存在，或者在導電元件之間以并聯形式存在。

PCB中的寄生電感是什么？

寄生電感沿走線存在，并表現出存儲和耗散電能的行為，就像實際的電感器一樣。所有導體都是電感性的，并且在高頻下，即使是相對較短的電線或PCB走線的電感也可能很重要。

其中R是導線半徑，L是長度。

如何找到PCB走線的電感？

跡線電感隨跡線長度和接地平面的缺乏而增加。 

其中W是走線寬度，L是走線長度，H是走線厚度。

例如，在高速運算放大器的同相輸入端有2.54cm的走線會導致29nH的雜散電感。這足以引發低電平振蕩。雜散電感可以通過接地層來緩解。

雜散電感會導致運算放大器輸出發生低電平振蕩。圖信用：ADI公司

是什么引起寄生電容？

在高頻下，電路板中的電流會受到寄生電容的影響。由于當頻率增加時電容器趨于成為導體。請注意，當頻率增加時，電容器將充當非常小的值的電阻（接近短路），從而導致過多的電流流動。

? c ^ = 1 / 2πF ? ; ?F c ^ = 1 / ω ?因此，隨著頻率的增加，Z ?也增加。

由于電容器在無限頻率下的作用就像導線一樣，寄生電容會使您在高頻操作中感到寒戰。這就是為什么它會意外地將任何PCB的參考平面連接到機箱的原因。

寄生電容效應可能是串擾和噪聲，來自輸出的不良反饋以及諧振電路的形成。因此，必須注意整體PCB設計，特別是布局。良好的布局應在將導電體放置在另一個導電體旁邊的同時格外小心。

寄生元件包括由封裝引線，長走線，焊盤到地，焊盤到電源平面以及焊盤到走線電容器形成的電感器，包括與過孔的相互作用等。將寄生元件理解為寄生蟲，會對電路性能造成威脅。不必要，不可避免，但可控制的同時。

讓我們以同相運算放大器的典型原理圖為例（圖a）。檢查圖b是否帶有寄生元素：

帶有寄生元件的同相運算放大器的原理圖。圖片來源：ADI公司

在高速電路中，十分之一皮法拉足以影響電路性能。例如，反相輸入端的1pF寄生電容會在頻域中引起2dB的峰值。如果大于1pF，則可能導致不穩定和振蕩。

反相運算放大器輸入端的寄生電容。圖片來源：ADI公司

通孔還充當寄生元件。它們同時引入了電容和電感。

過孔會同時引入電容和電感。

通孔的寄生電感由下式給出：

其中T是電介質的厚度，d是通孔的直徑，單位為cms。

通孔的寄生電容由下式給出：

其中εr是板材料的相對磁導率，T是板的厚度，D1是圍繞通孔的焊盤直徑，D2是接地平面上的通孔直徑。閱讀我們的文章，了解如何選擇PCB材料和層壓板進行制造。

請記住，電感過孔和寄生電容會形成諧振電路。通孔的自感足夠小，以至于這些諧振在GHz范圍內，但是電感器串聯增加，從而降低了諧振頻率。請勿在高速電路的關鍵走線上放置多個過孔。另一個問題是通孔會在接地平面上形成孔，從而形成接地環路。應該避免它們。最佳的模擬布局必須在PCB的頂層布線所有信號走線。閱讀11種最佳的高速PCB布線實踐。

減少PCB布局中的寄生電容

電容器會阻擋低頻和直流信號，并在電子電路中傳遞高頻信號。電容器傳遞高頻信號的這種特性（電容器放電的速度是它們用來代替速度較慢的電池的另一個原因）是高速電路中雜散電容問題的原因。對于導體而言，雜散電容會引入EMI或噪聲，這些噪聲或噪聲會沿電線和電纜向下傳播或傳遞至附近的相鄰走線。通常，消除雜散電容是不可能的。盡管如此，仍有一些有效的方法可以在PCB布局水平上減輕這種影響。

避免并行布線：使用并行布線時，兩種金屬之間的面積最大，因此它們之間的電容最大。

接線：電源平面被認為是交流接地，其行為與接地平面完全相同。因此，移除電源平面與從導體附近移除接地平面一樣重要。這項技術稱為Moating。

使用法拉第屏蔽或保護環：法拉第屏蔽用作屏蔽板，并放置在兩條走線之間，以最大程度地減少電容效應。

增大相鄰走線之間的空間：電容隨距離而減小。使用2W或3W規則。

避免過多使用過孔：過孔是連接PCB各個層所必需的。但是它們的過度使用會增加電容。為了減少PTH耦合，最好減少沒有連接的層上過孔周圍的環形圈。因此，使來自組件（例如BGA）的通孔的數量最少。

仔細分離組件： 仔細分離組件和電線，保護環，電源平面，接地平面，輸出和輸入之間的屏蔽以及正確連接傳輸線對于減少不必要的寄生電容至關重要。

使用低介電常數的介電材料： 保持所有其他變量不變，介電材料的較高介電常數會產生較大的雜散電容，而較小的介電常數則會產生較小的雜散電容。

信號層應夾在兩個接地平面之間，或者在接地平面或電源平面之間：在4層板上，您可以將電源平面放在底層，并在電源和接地平面之間布線一些敏感的走線。這將防止來自一層信號的EMI引起另一層信號的噪聲。

確定正確的層厚度：較薄的層將減小環路面積和寄生電感，但會增加寄生電容。您可以將模擬工具與不同的層堆疊一起使用，以確定正確的層厚度。

阻抗匹配：在高速數字應用中，幾條數據線以數十Gbps的速度運行，由于寄生電容和電感而導致阻抗失配。寄生引起的任何失配都會在線路上的某處產生反射，最終增加時序抖動和誤碼率。傳輸高速數據的整個信號線的阻抗都應匹配。

使用TDR測量寄生電容

當有幾款容易獲得的，具有出色分辨率的LCR測量儀可用時，使用時域反射儀（TDR）測量電感或電容有什么意義？答案是TDR支持對電路中存在的器件和結構進行測量。在測量寄生元件時，設備的周圍環境可能會影響要測量的數量。對于有效的測量，至關重要的是在電路中存在的設備上進行測量。

TDR測試框圖

另外，在測量包含傳輸線的系統中的設備或結構的影響時，TDR允許對傳輸線特性和設備特性進行單獨的測量，而無需物理上分離電路中的任何東西。讓我們解釋一下TDR如何測量使用LCR儀表難以測量的數量。 

示例：讓我們以一塊在接地平面上長且窄的走線的PCB形成一條微帶線。在某些時候，走線從PCB的頂部通過通孔一直到底部，依此類推。無論過孔穿過接地層的哪個位置，它都有一個小開口?，F在，假設過孔會增加接地電容。在這里，這將是頂部和底部傳輸線之間接地的離散電容。我們假設傳輸線的特性，我們需要測量兩條傳輸線之間的接地電容。 

LCR測量儀測量走線到走線結構與地面之間的總電容。但是不可能分別測量通孔電容和走線電容。對于單獨的電容測量，將跡線從板上移除。這樣，可以測量通孔和地之間的電容。顯然，由于不包括走線，因此該電容值不能被認為對模型正確。

另一方面，TDR在PCB走線上發射一個步進波，并觀察通過不連續點反射的波形?？梢酝ㄟ^對反射波形進行積分和縮放來計算由通孔引起的“過大”電容的數量。該方法為模型提供了正確的電容值。

由于LCR表測量的是通孔的總電容，而TDR的是測量過孔的電容，因此存在兩次測量值不匹配的情況。如果過孔的串聯電感為零，則其總電容將被視為與其過剩電容相同。由于通孔的串聯電感不為零，因此必須考慮通孔的完整模型，包括其串聯電感和并聯電容?？紤]到過孔是電容性的，現在可以通過消除串聯電感并僅包括過量電容來代替總電容來簡化模型。使用TDR測量的過剩電容是該模型的正確值。首先對走線-走線結構進行建模，以預測通孔對沿走線傳播的信號的影響。TDR沿跡線傳播輸入脈沖以進行測量。這樣，TDR可以直接測量未知數量。

不幸的是，不可能完全消除寄生元件。但是，您可以選擇一些簡單的PCB布局來減少寄生電容效應。選擇正確的組件還可以防止由于寄生電容和電感引起的信號問題。準確的設計和制造決策可以控制這些寄生蟲。