單片機開發充分利用晶體振蕩器

2021-01-07

在開發設計時您可能會在典型的晶體數據表中找到一些含糊的信息，這并不能使工程師完全確信可以滿足他們的設計期望。另一方面，“盲目”采用晶體數據手冊中的說法通常會導致足夠的頻率穩定性。如果您想進入內部并發現正在發生的事情，則需要開始考慮將晶體作為相移網絡。畢竟，振蕩器需要繞環路的相移為360°，并且該總相移是精確且穩定的振蕩頻率。 

設計晶體振蕩器的任何人通常都具有接近其要求列表頂部的“頻率穩定性”。因此，必須考慮電路中使用的所有組件（而不僅僅是晶體）的影響。 

本文希望深入了解典型的晶體振蕩器的工作原理，然后介紹在確定最佳負載電容器值和驅動電阻時需要進行的一些設計折衷。我們將在這里考慮Pierce振蕩器類型，因為微處理器幾乎完全使用它。皮爾斯振蕩器依靠晶體（和相關組件）產生180°的相移，該相移加到由反相門產生的標稱180°相移上。 

但是，我們將看到反相門具有顯著的傳播延遲，這將要求晶體（及其負載電容器）在略小于180°的相移下運行，以維持振蕩。這會導致過多的晶體功耗，尤其是在超低功耗振蕩器應用中存在問題。

已經提到了負載電容器，以我的經驗，這個主題領域可能會使許多工程師感到困惑。我們知道我們需要安裝負載電容器，因為數據表會告訴我們這一點，并且我們傾向于按照數據表的說明進行操作。但是，我們大多數人真的了解他們出席會議的原因以及他們帶來了什么嗎？晶體數據手冊也有談論串聯和并聯諧振的習慣，但是諧振適合何處？這與負載電容有什么關系？因此，讓我們從理論上研究晶體的等效電路。

晶體等效電路

對于本文，我研究了幾種不同的晶體數據手冊，并生成了近似的“平均”等效電路。擺弄了電路值，最終選擇將其串聯諧振設置為精確地為10 MHz，從而得到以下值：

圖1.晶體等效電路

當分量Ls和Cs都具有相等的阻抗幅度時會發生串聯諧振，但是由于它們也具有相反的阻抗極性，因此抵消了它們的影響。這意味著橙色虛線框的左分支在串聯諧振時的凈阻抗為20Ω（Rs）。因此，在完美的串聯諧振下，上述電路的晶體具有20Ω的阻抗與5 pF（Cp）并聯。Cp也是晶體中的一種成分，通常在數據表中指定。

稍后，我們將顯示精確的10 MHz的串聯諧振將導致實際的振蕩頻率高出幾kHz。這是因為皮爾斯振蕩器不能在其真正的串聯諧振下工作（但它們也不能在其并聯諧振下工作）。它們工作在兩個值之間的某個位置，但幾乎總是比并聯諧振更接近串聯。

晶振

如果我們使用眾所周知的共振頻率公式（1/2π[R控制中心）， 發現上述電路中使用的等效組件的串聯諧振頻率為10,000,000.1403 Hz（在10 MHz的1 Hz之內）。這是選定的“基準”。稍后將顯示，真正的振蕩頻率要高一點，并且受負載電容和柵極延遲的影響而變化。但是，目前，我們僅在考慮基本晶體及其產生的阻抗。

因此，晶體（基于等效電路）在串聯諧振時產生的阻抗為20Ω，并聯5 pF。如果深入研究，我們會發現10 MHz的5 pF電容器（Cp）的電抗阻抗為3183.1Ω。如果對數字進行壓縮，則在小于1°的阻抗相角處等效于19.999Ω ，即仍非常接近20Ω的電阻。換句話說，在此部分分析中，可以忽略并聯電容器（Cp）的影響。

但是，這不是晶體在典型的皮爾斯振蕩器電路中的振蕩頻率。我們還沒有達到這一點。請記住，從上面的討論中，我們需要晶體及其負載電容來產生180°的相移，而在純串聯諧振下，我們只能得到大約1°的相移。那么，如果在很小的頻率范圍內“測試”晶體的等效電路會怎樣？以下是阻抗幅度（藍色）和阻抗相位角（紅色）與頻率的關系圖：

圖2.阻抗幅度（藍色）和阻抗相位角（紅色）與頻率的關系圖

選擇的頻率范圍是9.99 MHz至10.01 MHz，如果您看一下上方的藍色曲線，您會發現在10 MHz（串聯諧振）下阻抗為20Ω。這顯然與等效串聯電阻Rs的值一致。

在10 MHz以下，相角（紅色）非常恒定，為-90°。晶體投射出電容性阻抗。緊接在10 MHz以上時，相角已切換至+ 90°，這顯然是電感電抗。在10 MHz至略低于10.004 MHz的范圍內，阻抗穩步上升至峰值，并且阻抗在+ 90°時保持感性。 

在阻抗峰值（506kΩ）處，我們具有并聯諧振。要了解正在發生的事情，我們必須將Cp納入我們的思維；由Ls和Cs形成的凈感抗與Cp并聯諧振。在10.004 MHz以上，相移會回到-90°。這是電容性阻抗。

當考慮生產可行的振蕩器時，上述阻抗圖中有兩個令人興奮的領域。它們是（a）當電抗從容性迅速變為感性時，（b）當電抗從感性變為容性時以更高的頻率發生。對于頻率的微小變化，這兩個點都顯示出“強”相位變化，并且當制造穩定的振蕩器時，這兩個點都可能是合適的區域。 

但是，這兩個點大致以0°而不是180°的阻抗角為中心。但是，您應該能夠看到，如果晶體可以在微小的頻率偏移中顯示出快速的相角變化，那么它開始表明如何將其用作穩定的振蕩器組件。您可能會想起“當然，每個人都知道晶體可以構成穩定的振蕩器”，但是，本文的要點之一就是拆除使Pierce振蕩器“滴答作響”的原因。有時，這意味著證明似乎顯而易見的理由。 

現在，我們需要擺脫對晶體阻抗的分析，而要研究如何使它成為皮爾斯振蕩器內部的組件。我們可以看到上面的（a）和（b）位置使它可行，但是我們仍然需要安排它在頻譜的一個特定部分產生快速的（正確的）相位變化。我們還需要將相移推到180°左右。

部分水晶加載

現在，我們開始理解皮爾斯振蕩器需要晶體（及其相關的負載分量）才能在較小的頻率范圍內產生快速的相位變化。因此，下一步是圍繞晶體構建一個簡單電路，然后分析所得的傳遞函數：

圖3.晶體周圍的簡單電路，然后分析所得的傳遞函數

晶體由V1（R1設置為0）驅動，并裝有20 pF（CL）的單個電容器。我們對分析Vout感興趣，但對CL如何影響相位也很感興趣：

圖4.晶體負載（CL）如何影響相

CL從5 pF到80 pF不等。如您所見，這會產生略微不同的頻率（在串聯諧振之上），相位會快速變化。這說明了負載電容如何影響數據表中規定的工作頻率。

低于10 MHz且剛好高于10.004 MHz，相位響應為0°，這對于Pierce振蕩器而言不是有用的區域。在剛好高于10 MHz的情況下，相位角迅速下降至接近180°，但這對皮爾斯振蕩器來說還是不夠的。從上圖中我們可以看到，最可行的相位角約為-90°，因為在工作頻率方面，相位響應最陡峭，模糊性最小。雖然-90°對于振蕩器不是非常有用的相位角，但它對“裸露”晶體具有顯著改進，因為其最可行的相位角僅為0°。

如果我們想制造出成功的皮爾斯振蕩器，我們需要使相位角在一個特定頻率下快速通過180°。這就是為什么我們需要使用位于晶體兩側的兩個負載電容器的原因。兩個電容器將為上述響應增加相移，并產生快速的相變，該相變將通過180°。

但是，要使其正常工作，R1不能為零歐姆。換句話說，將驅動額外負載電容器的電壓源必須具有非零電阻，以便將相移補償額外的30°或更多。這將我們引向全晶體加載的主題。

全晶載入

在該電路中，我們的CL1和CL2都在任一側加載晶體，而R1現在為500。稍后，我們將更改R1，但現在，我們將更改CL1和CL2，并查看傳遞函數的形狀。

圖5. CL1和CL2在任一側加載晶體

CL1和CL2以5 pF的增量共同從5 pF變為30 pF。請注意，當CL1和CL2變化時，我們將得到的持續振蕩頻率變化（相位= 180°）：

盡管有這些變化，該電路現在仍處于可行的皮爾斯振蕩器電路的階段。我們添加了CL1和CL2以“加載”晶體，并且我們已經認識到，為了獲得180°相移，驅動源需要與電阻（R1）串聯。這是終結游戲的開始。

也許還應該注意的是，盡管晶體的等效電路設計為在精確的10 MHz（1 Hz以內）具有串聯諧振，但最終的（可行的）振蕩器頻率可能在10.001 MHz至10.003 MHz之間。 

這不是您可能會從購買的真實晶體中得到的靜態頻率誤差的類型；設計一個適用于Pierce振蕩器的真實10 MHz晶體，使其串聯諧振比額定10 MHz值低約1-3 kHz。一旦加載了數據手冊中指定的電容，它將在非常接近指定的10.000 MHz的頻率下運行。

值得重新研究上圖中負載電容器的影響。負載電容從2 x 5 pF到2 x 30 pF不等，盡管所有相位響應都通過180°，但是當CL的值為2 x 5 pF時，相角變化不如使用交流電時明顯。 CL為2 x 30 pF。換句話說，對于2 x 5 pF，斜率更淺，而發生180°相移的確切頻率則更加模棱兩可。通過最初比較5 pF響應和10 pF響應，可以從數字上看到效果。

在5 pF時，振蕩頻率將為10.00285 MHz，在10 pF時，振蕩頻率將為10.00208 MHz。實際上，負載電容的5 pF變化導致77 Hz的頻率變化。將此負載與負載從25 pF變為30 pF時的頻率變化進行比較；對于相同大小的電容變化，現在的振蕩頻率變化僅為15 Hz。因此，增加負載電容會導致更穩定的工作頻率。

因此，為了獲得更好的頻率穩定性，應使用更大容量的負載電容器。但是，對此爭論不多，晶體制造商會指定正確的負載電容，因此應始終使用該電容。不過，您可能會想問以下問題：

問題：為什么不使用更高價值的負載電容器并獲得更好的穩定性？

答：這完全取決于晶體的允許功耗。換句話說，這是一個權衡。

制造商通常會指定凈負載電容。如果它們的狀態為10 pF，則應使用2 x 20 pF電容器，因為串聯組合的要求凈值為10 pF。規定凈負載電容的原因是由于您可能需要使用一個30 pF的電容器和另一個15 pF的電容器的情況?？偟膩碚f，30 pF和15 pF的組件仍然會產生10 pF的凈負載電容，但是有些電路（通常是BJT振蕩器）需要不同的值才能正確啟動振蕩。在驅動端為30 pF，在晶體輸出端僅為15 pF時，傳輸增益有了凈改善。常規的Pierce振蕩器不會失去增益。因此，如果數據表中規定的凈負載電容為10 pF，則2 x 20 pF即可。

負載電容器概述

晶體本身可能在精確的10 MHz處發生串聯諧振，但是對于可行的振蕩器電路，我們對傳遞函數的180°相移點很感興趣。在皮爾斯振蕩器電路（使用反相門作為放大器）中，加載的晶體電路“提供”額外的180°，以產生360°的整體相移。僅此條件滿足Barkhausen穩定性標準的一部分。

還應提及并聯諧振點以及為什么不能在Pierce振蕩器電路中使用它。參考上面的傳遞函數圖，盡管并聯諧振非常明確，即，在很小的頻率變化下，它的相位變化很大。不幸的是，傳遞函數的振幅在這一點上具有很高的衰減。利用并聯諧振的振蕩器更加專業化，不適用于皮爾斯電路拓撲。

驅動電阻和負載晶體

之前，我們將驅動電阻固定為500Ω，并研究了改變負載電容器（CL）的效果。這次，我們將負載電容保持在20 pF，并以250到1500的步長更改驅動電阻（R1）：

所有響應都以接近相同的頻率交叉180°，因此，與負載電容變化的影響相比，對振蕩頻率的影響很小。但是，曲線在穿過180°相移線的點的陡度變化很大。使用較高阻值的驅動電阻（R1），產生180°相移的頻率就不會那么模棱兩可了。這意味著R1的值越高，振蕩頻率越穩定。
 許多晶體電路（通常使用32.768 kHz晶體工作）具有數十kΩ的驅動電阻。這樣可以提高頻率穩定性，并將功率要求降低到較低水平（對于電池供電的設備來說是理想的選擇）。

負載晶體的功耗

晶體制造商通常會指定其設備可以使用的最大允許功率。該最大功率與規定的負載電容相關。考慮以振蕩頻率在串聯元件Rs中流動的電流。我們可以對此進行仿真，并以Rs（標記為pd（Rs））繪制功耗：

上面所示的功率圖處于其各自的振蕩頻率（由180°的相角決定）。所用的驅動電平為2 V峰峰值，通過500Ω（R1）供電。

結果是，如果增加負載電容，則晶體的功耗會更高。更多的熱量意味著更大的可能性降低晶體精度。較高的驅動器等級意味著更多的熱量。因此，一方面，您可以通過增加負載電容來提高振蕩頻率的穩定性。但是，不利的一面是您會大大“增大”功耗，這會降低頻率穩定性。權衡！ 

門傳播延遲

不管晶體的質量如何，或者您如何仔細選擇晶體周圍的組件值，如果逆變器門的性能較差，都會出現振蕩頻率誤差，并可能出現過多的頻率漂移?？紤]74AC04逆變器（僅作為示例）：

所引用的上升沿和下降沿的延遲數字通常約為5 ns，但可能高達10 ns。如果采用最大值，則意味著總輸出延遲時間為10 ns，并且由于我們可能正在設計10 MHz振蕩器，因此額外的10 ns等于相移增加了36°。但是，這可以通過使用的電路類型來緩解。例如，如果我們以半線性方式操作柵極，并因此在輸出MOSFET深度飽和的情況下不會發生這種情況。不過，我們可能希望看到這種布置中的延遲相當于20°相移。
 如果發生這種情況，則意味著加載的晶體電路僅需產生160°的相移即可產生可行的振蕩，這會對功耗產生不利影響，如下所示：

下表總結了所有這些影響。左列顯示了負載電容值的范圍。從圖表中獲取的藍色數據假設柵極驅動器沒有貢獻任何明顯的延遲時間；因此門延遲等于0°。相比之下，紅色數據假定柵極驅動器與74AC04相似，并產生20°的等效延遲。

負載電容	閘門延遲≡0°		閘門延遲≡20°
	所需晶體偏移：180°		所需晶體偏移：160°
	頻率	功率	頻率	功率
2 x 5 pF	10.00285 MHz	5.35微瓦	10.00231 MHz	35.51微瓦
2 x 10 pF	10.00208兆赫	12.12微瓦	10.00172兆赫	38.89微瓦
2 x 20 pF	10.00137 MHz	28.73微瓦	10.00118兆赫	56.55微瓦
2 x 40 pF	10.00082 MHz	73.88微瓦	10.00074 MHz	104.41微瓦

我們可以看到，當考慮到柵極傳播延遲以及它如何最大程度地影響“低功耗”振蕩器電路時，晶體功耗會更高。因此，如果要獲得最佳的穩定性和低功耗，請謹慎選擇門。

專門為晶體振蕩器設計的器件是SN74LVC1404（晶體振蕩器或陶瓷諧振器的振蕩器驅動器）。電源電壓為5伏時，其傳播延遲（在Xin和Xout之間）不超過1.8 ns，電源電壓為3.3伏時，其傳播延遲不超過2.4 ns。它還具有一個內置的門，用于像這樣緩沖Xout：

另外，請注意使用電阻器RF-所有涵蓋類型的皮爾斯振蕩器電路都需要使用電阻器RF。該電阻的作用類似于運算放大器中的反饋電阻。它使用高阻抗負反饋將門變成一個近乎線性的放大器，以將輸入偏置在“正確的”直流電平。

我不希望該設備產生的延遲會比在10 MHz處的等效4°相移更多。比較其他潛在的Pierce振蕩器驅動器門時，這種類型的芯片是一個很好的基準。