什么是信號完整性？

2021-10-10

什么是信號完整性？

今天使用的許多 PCB布局和布線指南，即使是中等速度的信號和設備，也旨在確保信號完整性。如果您不熟悉 PCB設計并且從未遇到過信號完整性問題，那么確保設計中信號完整性的概念可能看起來很深奧?，F代 PCB 可能會遇到許多問題，這些問題可以通過一些簡單的布局實踐來解決或預防。信號完整性實踐側重于識別和修復 PCB布局中的這些問題，以便數字或模擬信號在傳播過程中不會失真，并且可以在其在互連上傳輸的過程中恢復。

在本指南中，我們希望簡要概述 PCB布局中可能出現的一些信號完整性問題，以及幫助解決這些問題的一些基本解決方案。通過在設計階段的早期實施這些基本實踐中的一些，一旦電路板布線，確保信號完整性就會容易得多。

信號完整性基礎

從最簡單的意義上講，在 PCB布局和布線中實施信號完整性實踐的目標是確保信號在從驅動器組件傳輸到接收器時不會降級。換句話說，我們希望確保出現在互連末尾的信號與在互連開頭注入的信號相匹配。雖然信號永遠不會真正不失真，但一些基本做法可以幫助最大限度地減少任何潛在的信號失真，以便接收器組件始終記錄正確的信號。

有一些標準設計實踐有助于確保這一點，這些實踐始于原理圖捕獲和層堆棧設計。事實上，許多信號完整性、電源完整性和 EMI/EMC 問題都可以通過適當的疊層設計和電源、接地和布線的層分配來解決。其他簡單的解決方案包括適當的電容器選擇、阻抗計算以及了解單端與差分走線的限制。

什么時候應該擔心信號完整性？

從技術上講，任何設計都會有一些信號完整性問題，但在您使用高速數字信號或高頻模擬設計之前，它們通常不會干擾產品的功能或產生過多的噪聲。在這些情況下，需要考慮多個問題：

精確的阻抗計算以防止信號反射

在長互連上傳播期間的損耗和色散

快速切換數字信號引起的串擾

過多的輻射損耗，在 EMC 測試中可能表現為強噪聲

由于過大的電感（地彈），數字信號中的過沖和下沖

通過寄生耦合高頻信號

光纖編織引起的歪斜和諧振信號損失

抖動，要么是由于隨機邊緣轉換波動，要么是由于 SI/PI/EMI 問題

由于沿互連長度方向的銅粗糙度造成的額外損耗

在高頻下工作時，或在高速數字板中使用的更快開關速度下，這些問題更難解決。但是，為了確保設計不會因這些問題而失敗，可以實施一些簡單的設計步驟來確保信號完整性。

從你的堆疊開始

確保信號完整性的一個主要部分是明確定義接地并在布線期間將接地保持在重要走線附近。正確設計的疊層、電源和接地層的選擇以及信號層的指定將有助于解決大多數 EMI 和信號完整性問題。當疊層設計正確時，對電源完整性也有重要的有益影響。

下面的疊層顯示了涉及交替信號層、電源層和接地層的典型布置。在本示例中，該設計使用與信號層相鄰的接地層來提供屏蔽、低阻抗返回路徑以及定義受控阻抗線（帶狀線或微帶線）的能力。提供具有明確定義的走線阻抗和接地附近信號的低阻抗返回路徑有助于防止反射、減少 EMI 的輻射和接收，并提供對不同層上信號的屏蔽。

將信號層放置在與 GND 相鄰的位置，可以進行受控阻抗走線設計和布線，以支持高速和高頻信號。可以在內部層中添加更多交替的 Sig/GND 對，以支持更多高速和高頻運行的網絡。

眾所周知，微帶、帶狀線或共面排列的層厚會影響數字或模擬信號的損耗。明智地選擇需要支持高速/高頻信號的信號層中的電介質厚度可解決上述損耗的一個方面。此外，為暴露的走線選擇合適的材料和電鍍材料可以降低高頻損耗，例如在需要精確信號完整性的毫米波設計中。總之，這些步驟有助于確保信號在路由到互連末端時經歷低損耗。

阻抗和路由的重要性

一旦確定了疊層并放置了重要的組件，就可以通過布線來完成布局。數字接口和高頻模擬信號中使用的信令標準將指定應遵守的阻抗要求，以確保信號完整性并防止高速通道出現問題。在布線過程中，需要特別注意 PCB 上走線的一些重要幾何特性：

單端和差分阻抗

差分對的一致間距和長度匹配容差

通過接地過孔和統一平面確保整個路徑中的返回路徑緊密

最大限度地減少高頻（10 GHz）下的過孔過渡和過度彎曲

通過最高速度/頻率路線上的存根移除

前兩點旨在確保沿途的阻抗不會偏離相關信令標準中規定的設計值。第三點通過確保高速/高頻信號產生的返回電流具有低電感來解決 EMI 和噪聲耦合問題。最后兩點解決了在路徑上的任何阻抗不連續處消除損耗和反射的需要。連接器和過孔等元件的輸入阻抗可能會偏離所需的阻抗值，因此使用設計規則來幫助確保在設計中滿足這些目標。

作為布線約束的示例，應在差分對中強制執行長度匹配，以確保設計中的最大共模噪聲抑制。

PCB設計軟件中的布線工具可以滿足您的布線要求并將其編碼為設計規則，以幫助確保您滿足阻抗、間距、通孔數和返回路徑目標。應用背鉆代表了對信號完整性的成本權衡，因此它應該只應用于最快的數字信號，并且僅當無法實施某些替代路由方案來消除對背鉆的需要時?？偟膩碚f，這些措施可以解決由反射引起的問題，例如眼圖中的符號間干擾和不匹配傳輸線上的駐波。

識別信號完整性問題

需要在模擬或測量中識別信號完整性問題。理想情況下，應在設計過程中進行仿真，以幫助在創建原型之前識別任何信號完整性問題。一種常見的做法是為設計創建測試板，以便在設計投入大批量生產之前進行測量。無論您計劃如何識別信號完整性問題，都應在將設計擴展到大批量生產之前完成這些任務。

路由期間的模擬

在設計階段，一些更高級的 ECAD 軟件包可用于識別一些簡單模擬中的信號完整性問題?？梢砸黄饒绦械膬蓚€標準模擬是串擾波形計算和振鈴/反射波形。兩種模擬都需要為 PCB布局中的驅動組件定義邏輯系列，可在數據表中找到。這些模擬非常清楚地顯示了互連之間的端接和間距的有效性，這可以從互連的瞬態響應中看出

可以在創建設計時執行串擾波形計算和反射波形計算，以確?；ミB符合要求的標準。

路由期間要檢查的其他要點包括：

過沖和下沖

開關期間的上升時間/下降時間

并行總線和差分對的偏移

返回路徑連續性

這些點可以使用在線仿真工具在用于 PCB設計的高級 ECAD 包中進行檢查。設計布線后，應用內仿真工具可以計算這些點，以確保每個互連上的信號都在噪聲容限內，并在接收組件處獲得所需的響應。通過在設計過程的早期識別這些問題，可以及早解決許多信號完整性問題，理想情況下可以消除復雜且耗時的重新設計。

信號完整性測試

盡管可以執行多種測試來評估信號完整性，但對于數字設計而言，最重要的兩項測試是使用矢量網絡分析儀 (VNA) 進行 S 參數測量，以及使用標準測試比特流進行眼圖測試。S 參數測量的時域對應物是時域反射計測量，它需要特殊儀器為互連或被測設備提供脈沖。盡管通常使用示波器執行眼圖和誤碼率計算，但某些 VNA 可以生成眼圖。

眼圖測量和提取的誤碼率對于評估數字通道至關重要。它們提供總結性測量，允許量化抖動、ISI 由于信號反射、損耗和通過均衡進行補償的需要。可以從這些測量中識別出對設計的一些簡單更改，并且可以將提取的信號完整性指標與其他模擬或計算進行比較。 

S 參數以及其他網絡參數模擬或測量都存在于頻域中。它們允許在最大可能數據速率、傳輸頻率、損耗或由于阻抗不匹配引起的反射方面對設計進行鑒定。對于長互連，更重要的數量是 S21 或插入損耗，因為這些通道主要由電介質、銅和輻射損耗決定。在短通道中，更重要的數量是 S11 或回波損耗，因為在短到中等長度的通道中可能會產生強反射和共振。