24小時聯系電話:18217114652、13661815404
中文
行業資訊
PCB電源層諧振何時發生？
PCB電源層諧振何時發生？
到目前為止，設計人員應該意識到向PCB中的組件（尤其是數字組件）供電時涉及的一些重要行為。所有數字組件都會產生和處理寬帶信號，其中頻率內容理論上可以擴展到無限頻率。因此，一些輻射可能會通過您的PCB傳播，從而導致在電源軌上未觀察到的諧振行為。
這種行為更好地稱為電源平面諧振。每當電源/接地平面對被電流脈沖激發時，該脈沖就會發射一些電磁輻射，并且該輻射可以激發特定頻率的結構共振。哪些頻率會激發強共振取決于分離平面對的層的電介質厚度，以及PCB的整體腔尺寸。要了解為什么這很重要，您只需查看PDN阻抗譜。
電源平面何時共振？
PDN中最重要的元素是電源和接地平面對。所有電源/接地平面對都將具有一組可由電磁輻射激發的諧振。每當電源被拉入PDN時，就會出現這種輻射。請記住，PDN中的平面對就像一個大電容器。當用電流脈沖（來自數字信號）或諧波（來自模擬信號）激發時，電源層和接地層之間會產生電磁干擾。這種干擾可以開始在平面之間傳播，就像一個大的激發槽天線一樣。隨著電磁波在PDN中傳播，當不同的波前相互干擾時，它們可以建立共振和反共振。
這些共振發生在特定頻率，有時稱為共振頻率或特征頻率。所涉及的各種頻率可以通過將平面對視為一個開放的空腔，更好地稱為波導來計算。在某些頻率下，在平面對波導中傳播的電磁波會發生共振，從而在PDN阻抗譜中產生波峰和波谷。
計算平面諧振頻率
不幸的是，您無法輕松準確地計算PDN中的諧振頻率，您需要使用電磁場求解器來計算。這是因為PDN可能具有復雜的結構，在設計周圍放置了多個過孔和導體。平面區域也可能有一個非常奇怪的形狀，用手不容易解決。
幸運的是，您不必自己求解麥克斯韋方程或其對應的波動方程；腔或波導中波動方程的一般解是眾所周知的，可用于估計一組可能的諧振頻率。對于我們上面的安排，我們將有以下平面對波導的特征頻率公式：
計算電源/接地平面對諧振的方程。
從理論上講，存在無限可能的頻率集，這些頻率由整數集（i、j、k）索引。根據這個公式，我們可以使用一些估計來生成一組定義波導諧振頻率的表格。為此，我們通常將k = 0視為高度方向。
為什么要擔心k = 0？這是因為，對于(0, 0, 1)諧振，垂直方向對應的諧振頻率為數百GHz。例如，對于Dk = 4的8 mil厚電介質，最低階垂直諧振 ( k = 1)為375 GHz。橫向共振占主導地位，因為這些共振可以出現在1 GHz附近。這就是為什么具有強高頻噪聲發射的PDN 可以從電路板邊緣強烈發射的原因之一；當波向電路板邊緣傳播時，由于電源/接地平面對結構中的共振激發，它們會發出強烈的輻射。
示例PDN阻抗譜
當我們查看測量的PDN阻抗譜時，可以清楚地識別GHz范圍內的諧振和反諧振。一組示例阻抗譜顯示了由于電源/接地平面對布置引起的結構諧振，如下所示。這些共振顯示為具有各種電介質厚度的平面對。
具有功率平面諧振的示例PDN阻抗譜在~700 MHz附近清晰可見。
上圖顯示了結構諧振和整體阻抗曲線如何受電介質厚度的影響。隨著電介質變薄，我們預計平面電容會增加，因此整體阻抗曲線下降，阻抗最小值（約100 MHz）移至較低頻率。然而，我們看到結構共振實際上沒有改變。這是我們的提示，正如我們所期望的，上述共振都是k = 0共振。
但是，為什么共振峰更小？這是因為隨著厚度的減小，平面對腔中的損耗增加，這會抑制行波并降低共振期間的電磁場強度。這應該說明高介電常數層壓板的好處。在PDN工程應用中使用時，您需要盡可能高的Dk值以達到低阻抗并抑制諧振。
模擬電源層諧振
如果您想嘗試模擬電源平面諧振，那么您無法通過SPICE模擬實際做到這一點，除非您編寫一個特定的模型來解釋電磁波的傳播和反射?；旧闲枰獙⑺兄匾膱銮蠼馄鹘Y果寫入 SPICE子電路，并將其附加到PDN“組件”。除非您是SPICE專家，否則您在這方面不走運。
2001年有一篇有趣的IEEE論文為集總元件電路提供了SPICE模型，就像您在SPICE中模擬傳輸線所做的那樣。該模型基本上將RLC元素集中到具有自身諧振和耦合的“單元”中，從而在生成的PDN阻抗譜中創建大量可能的諧振。這種類型的集總元件模型和本文的鏈接可以在下面找到。
可用于模擬PDN阻抗譜中的平面諧振的示例集總元件電路布置。
這些集總元件模型不能準確捕捉波傳播的真實性質，本質上將PDN建模為3D中的一大組傳輸線。這樣做的重點是試圖解釋傳播和反射，這將在特定頻率產生平面對共振。如果將該系統簡單地準備為基本的RLC電路，則結果將顯示網絡傳遞函數中的極點數量非常多SPICE 結果實際上會顯示網絡在極點頻率處發生共振。