PCB阻抗控制的設計建議

2021-10-13

PCB阻抗控制的設計建議

放置和布線的電路板

正如他們所說，凡事都要付出代價。我們都喜歡智能手機放在我們手掌中的大量計算能力，但這種功能的代價是設計復雜性的巨大增加。隨著工程師在設計中解決信號完整性問題，高頻、更快的設備開關速度以及更高的噪聲和干擾量使 PCB布局變得更加復雜。

我們不能再將電路板走線布線視為簡單的點對點連接。布局設計人員必須了解其設計中的關鍵網絡要求并相應地布局電路。這些走線必須被視為傳輸線，并進行配置和布線以實現最佳阻抗控制，以確保它們提供最清晰的信號質量和完整的數據完整性。為此，這里有更多關于電路板布局中 PCB阻抗控制的詳細信息。

對 PCB阻抗控制的需求

電容和電感的組合產生對電流的阻礙，稱為阻抗。PCB設計中的所有電線和跡線都會產生一些阻抗，以歐姆為單位。由于分布在電路板上的不同環境，阻抗值可能會發生變化或被視為“不受控制”。雖然不受控制的阻抗對于 PCB 上的許多電路來說可能不是問題，但它會極大地影響高頻信號。

在更高的頻率下，信號的行為更像是高速傳輸線，而不是常規的點對點連接。這些信號的成功取決于它們在源和負載之間的清晰傳輸和接收。然而，隨著整個布線線路中阻抗值的變化，信號可能會被反射并沿與原始信號相反的方向傳播。這種反射會疊加在初始信號上，造成失真，從而導致發射器和接收器之間的信號輪廓發生變化。這種失真會降低信號的完整性，可能會導致其無法實現其預期功能。

為了防止此類信號完整性問題，高頻傳輸線電路必須通過走線，阻抗值在整個線路中得到均勻控制。這是通過控制導電跡線的幾何形狀和跡線穿過的環境來實現的。通過指定走線寬度和銅重來控制走線，而通過仔細選擇包含走線的介電材料來控制環境，以獲得適當的 Dk（介電常數）值。使用專用布線層配置板層疊層也很重要，用于控制阻抗線靠近或夾在兩個接地層之間。這通常稱為微帶或帶狀線配置。最后，控制阻抗 環境將調節走線和平面之間的介電間距以及與其他走線的間距。

接下來，我們將更深入地研究 PCB阻抗控制布線的板層堆疊。

電路板上的差分對布線

為阻抗控制布線設置 PCB 層堆疊

正如我們所見，控制敏感走線的阻抗取決于以下因素：

走線幾何形狀：必須仔細選擇走線中銅的橫截面體積，因為在阻抗計算中必須考慮走線寬度和厚度（銅重量）。

介電材料：用于支撐走線并使其與接地層絕緣的非導電 PCB 材料的介電常數(Dk) 值也是阻抗計算的一部分。

間距：計算的最后一部分是信號走線與相鄰地平面之間的垂直間距以及與其他信號走線的間距。

為了成功控制傳輸線布線的阻抗，介電板材料必須與走線幾何形狀相匹配。這可能需要用于 PCB 制造的特定材料類型以及對跡線幾何形狀和間距值的調整。介電材料的 Dk 值會隨頻率而變化，因此每塊電路板的阻抗計算會根據電路的頻率而有所不同。設計人員可以使用在線計算器來確定板層堆疊，而且大多數 PCB設計系統都包含自己的阻抗計算器。此外，電路板制造商通?？梢詭椭M行這些計算。

PCB 制造商了解電路板材料和電路需求之間的關系，因為他們擁有構建多種高速設計的經驗。只要他們從您那里獲得以下數據，他們就可以幫助您進行板層堆疊配置：

板上單端和差分對控制阻抗布線的目標阻抗。

用于受控阻抗布線的所需板層。

目標板材料。

有了這些信息，電路板制造商通?？梢酝扑]對您的設計最有效的板層堆疊配置。許多制造商還可以直接與您的 CAD 系統交換此 PCB 層數據，以減少出錯的可能性并增加您的設計時間。

讓我們看看如何設置您的 PCB設計系統，以實現最有效的 PCB阻抗控制傳輸線布線。

Cadence Allegro 的約束管理器用于為差異對設置設計規則

在布局工具中充分使用設計功能

PCB 疊層中各層的材料選擇、層寬和配置對于控制阻抗都很重要。但是，除了疊層之外，還應設置設計的其他參數以幫助控制阻抗布線。其中一些參數是直接相關的，例如走線寬度和間距，而其他參數將簡化您的布局工作。

示意圖

在開始布局之前，花點時間確保原理圖已經準備好。顯然，原理圖將繼續更改以進行設計增強和更改，但它應該準備好與 PCB布局數據庫同步。這包括確保其組件得到批準和更新，受控阻抗信號被歸類為差分對或單端網絡，以及將一些基本規則和類別輸入數據庫。

設計參數

許多設計師將參數保留為默認設置，但根據您的個人喜好修改這些參數可以使您在布局期間的工作更輕松。選定的網絡顏色、填充圖案和高光只是可以提高工具效率的一小部分更改。其他包括測量單位、網格、文本顯示，甚至工具欄和命令的配置方式。

設計約束

您的 PCB CAD 工具應該有一個全面的設計規則和約束系統，允許您為受控阻抗走線設置規則。例如，在 Cadence Allegro 的 PCB 編輯器中，您可以為 PCB設計中的各種信號要求設置網絡類和規則。其中之一，如上圖所示，是設計中的差分對。Allegro 允許您設置所有相關的布線規則，包括走線寬度和間距，以滿足他們的電氣要求。

路由命令

PCB布局系統中有許多可用的走線布線功能。您可以將跡線布線到指定長度、添加曲線、滑動它們或以特定模式或拓撲進行布線。對于受控阻抗布線，您需要能夠以特定寬度、間距和指定層布線。布局工具中的布線功能可以與已經設置的設計規則和約束一起輕松適應這一點。您的布局工具還將具有布線功能，可以將差分對自動布線成對，如下圖所示。這些功能將節省您嘗試手動將它們布線在一起的時間和難度，同時保持彼此所需的間距。

這僅涉及當今 PCB布局工具中眾多設計功能中的一小部分。隨著 CAD 系統的不斷改進，我們將不斷看到增強和升級，以簡化設計人員處理 PCB阻抗控制的工作流程。例如，這里有一些可以提供幫助的高級功能。 

通過自動跟蹤路由功能實現的差分對路由示例

PCB設計工具中有用的高級功能 

為了幫助設計人員在布局 PCB設計時解決信號完整性問題，Cadence 在他們的工程軟件庫中提供了另一個有用的工具。本文頂部視頻中顯示的阻抗分析工作流程允許設計人員分析其關鍵網絡以發現潛在的 SI 問題。一旦更正，第二輪分析將顯示這些變化如何改善了電路板的信號完整性。

我們之前還提到了與您的 PCB 制造商溝通以交換關鍵板層堆疊信息的重要性。Cadence 在這方面也提供了幫助，其功能是以 IPC-2581 格式導入和導出板層堆疊信息。這使您可以與配備類似設備的制造商合作，并將他們的數據直接提取到您的設計中。無需依賴口頭或書面交流，您可以為電路板層堆疊、導電和介電材料定義、涂層和其他重要的 PCB 物理特性提取設計就緒數據。