PCB設計中的高速模擬布局技術

2021-10-13

PCB設計中的高速模擬布局技術

最重要的是，員工從傳統辦公室環境轉移到在家工作，這表明我們真正生活在數字時代的程度。從共享的在線文檔到視頻會議，遠程工作人員正在盡可能多地利用他們可以使用的計算機和網絡。然而，僅僅因為我們都是這個數字時代的一部分并不意味著我們生活在一個數字世界中。

我們的世界充滿了必須由模擬電子設備檢測和捕捉的景象和聲音。然后必須將這些模擬信號轉換為數字格式以供計算機和其他數字設備處理，然后才能跨不同網絡以電子方式共享。轉換這些格式的工作屬于 PCB 中的混合信號電路，而且在滿足當今的電子要求方面，他們的工作遙遙領先。以下是一些高速模擬布局技術，可以幫助混合信號 PCB設計在其任務中取得成功。

混合信號 PCB設計

從我們所見所聞到溫度和運動，不同電子設備捕獲的感官事件的數量已經變得無法計算。這些動作或事件中的每一個都被捕獲為模擬信號，然后必須將其轉換為在計算機等數字系統中進行處理。這種轉換的工作屬于模擬到數字的是在混合信號電路板，這些系統中使用的轉換器。

模擬信號將根據其來源的幅度而變化。例如，相機或麥克風檢測到的光量或聲音量會改變所捕獲信號的幅度。然而，模擬電路依賴于其信號的連續電壓或電流，并依賴于在其傳輸和接收過程中的精確控制以正確解釋。相比之下，數字信號只有兩個值；開和關。這種結構允許在傳輸方式上有更大的誤差幅度，使它們的設計比模擬同類產品更容易。

PCB設計人員必須在布局期間正確分離模擬和數字電路，以防止這兩種信號類型相互影響。隨著我們的繼續，我們將研究執行此操作的不同方法。

模擬布局需要緊密的組件放置

高速模擬布局技術的元件布局和走線布線

模擬和數字電路的最終成功很大程度上取決于 PCB設計中層堆疊的配置情況。高速信號需要相鄰層上的參考平面作為信號返回路徑，以最大限度地減少噪聲并提高信號完整性。因此，板層堆疊的配置需要在考慮一般布局的情況下完成，以確保在適當的層上有足夠的布線空間。設計人員可以通過依賴高速模擬布局技術來實現這一點，例如按照組件的功能和電路塊將組件組合在一起，以創建一個平面圖，作為實際組件放置的模板。該平面圖需要在功能分區中將數字和模擬電路相互隔離，而組間的互連則是為了最直接的路由而安排的。

平面圖完成后，設計人員可以直接進入組件布局。請記住，目標是使布線盡可能短和直接，因此必須相應地配置部件的位置。以下是一些使用模擬電路時需要牢記的高速模擬布局技術和布局提示：

放置零件以在彼此之間進行最直接的布線。

不要將部件放置在您將被迫通過模擬電路路由數字信號的地方，反之亦然。

盡可能保持組件放置緊密，以減少模擬走線的長度。

請記住根據組裝商推薦的可制造性設計(DFM) 標準放置零件。

讓噪聲較大的部件（如 ADC）遠離電路板邊緣并位于更中心的位置。

放置元件然后布線是許多 PCB設計人員使用的工作流程；然而，有時同時布局和布線對模擬布局很有幫助。無論哪種方式，這里都有一些關于模擬跟蹤路由的建議：

保持跟蹤路由盡可能短和直接。您已經完成的緊密組件放置應該已經促進了這種布線，并將有助于減少阻抗不匹配和信號反射的機會。

布線模擬電路時使用更寬的走線寬度。

盡可能將模擬走線限制在單個板層內。過孔會產生電感，并且在帶有過孔的層之間轉換的次數越少越好。

不要將模擬走線穿過數字電路區域或數字走線穿過模擬區域。

盡可能將模擬和數字路由限制在其電路區域內。這將進一步減少混合信號串擾的機會。

路由模擬和數字信號的最后一條規則是永遠不要與走線交叉參考平面的阻塞區域。由于信號返回路徑不佳，在參考平面上通過這些區域布線會產生噪聲。

通過該區域在相鄰層上布線可能會導致信號返回路徑受阻

模擬布局的供電網絡建議

您設計的模擬和數字組件都需要向它們提供干凈的電源，但高速 PCB 經常受到 PDN 的許多問題的困擾，例如瞬態振鈴。這通常通過在設計中包含大量去耦電容器并通過在疊層中放置彼此相鄰的接地層和電壓層來提供高層間電容來解決。再次重申，如何配置板層堆疊對混合信號設計的成功至關重要。

您如何在您的設計中布置地平面對于電路板的操作也很重要。正如我們之前提到的，信號不應該穿過接地層斷開的區域。無論是平面間隙還是密集通孔區域，如上圖所示，接地平面的中斷可能會阻塞信號的清晰返回路徑，迫使其在返回源的途中四處游蕩。這種漂移是 EMI 和設計中信號完整性降低的主要原因之一。為避免這些問題，請確保您的信號在參考平面上具有清晰的返回路徑，以獲得最佳電路板性能。如本文頂部的視頻所示，設計工具（如 Cadence 的 Allegro PCB 編輯器）具有幫助設計信號返回路徑的高級功能。

可能導致電路板上信號返回路徑出現大問題的障礙之一是分離的接地層。如果您的設計包含分割平面，請勿將分割線與走線布線交叉。信號的返回路徑將被完全切斷，從而造成更嚴重的信號完整性問題。但是，更好的計劃是根本不拆分地平面。盡管許多人認為接地分離可以在電路的模擬和數字區域之間實現更好的隔離，但它也會產生比預期更多的問題。我們已經提到了清晰的信號返回路徑的問題，如果使用底盤接地，也有可能在各部分之間引入共模電流。取而代之的是，使用完整的接地層以及電路的模擬和數字區域分別放置和布線，對于那些必須在部分之間傳播的少數信號，您將擁有清晰的返回路徑。消除接地平面分裂可以解決許多 EMI 問題并為您提供更簡潔的設計，因為模擬和數字信號會自然地圍繞其走線形成緊密的返回路徑。

顯然，對于這樣的設計，在 PCB布局期間需要管理許多細節。使用先進的設計系統可以為設計師提供更高水平的幫助。

Cadence Allegro 的約束管理器用于設置路由和過孔設計規則

如何使用您的 PCB CAD 工具

將元件緊密地放置在精確的空間寬度上并為模擬電路布線不同的走線寬度和間距需要詳細的數據庫管理。您需要確保完全設置并使用 CAD 系統的設計規則來控制這些約束。在上圖中，您可以看到 Allegro 中約束管理系統的示例，以及如何為單個元素或組件和網絡類別的組件間隙、跡線寬度和間距輸入不同的值。