<strike id="0k9r3"><p id="0k9r3"></p></strike>
  • <form id="0k9r3"></form>
    <nav id="0k9r3"></nav>
    <em id="0k9r3"><p id="0k9r3"></p></em>
  • <tr id="0k9r3"><source id="0k9r3"></source></tr>
    <form id="0k9r3"></form>
    <sub id="0k9r3"></sub>

      <sub id="0k9r3"><address id="0k9r3"></address></sub>
      1. <form id="0k9r3"></form>

        24小時聯系電話:18217114652、13661815404

        中文

        您當前的位置:
        首頁>
        電子資訊>
        公司新聞>
        PCB 設計軟件中的電源...

        公司新聞

        PCB 設計軟件中的電源完整性分析


        PCB 設計軟件中的電源完整性分析

        電源完整性問題在現代 PCB 中比比皆是,尤其是運行速度快的高速電路板。這些系統需要精確設計 PDN 阻抗,以確保在整個系統中始終提供穩定的電源。如果不仔細考慮 PDN 特性阻抗,當快速信號切換狀態時,您就有在配電網絡中產生紋波和噪聲的風險。

        一些設計人員可能想知道什么是電源完整性分析:它是一組用于了解組件如何獲取電源以及電路板結構如何影響穩定電源的方法。當您使用 Altium Designer 等應用程序時,電路板設計中的電源完整性分析過程要簡單得多。借助集成的工具集和連接到外部應用程序的連接器,您可以識別并解決許多常見的電源完整性問題。

        一個統一的 PCB 設計應用程序,為專業設計師提供全套受控阻抗布線功能。

        在高電壓、高速、高電流或高頻條件下運行的專業設計在運行過程中可能會遇到一系列信號完整性和電源完整性問題。有一系列從電源完整性問題開始的信號完整性問題,需要在設計階段的早期解決這些問題。電源完整性分析旨在識別電路板中電源傳輸的許多問題,這些問題可能會在以后導致信號完整性問題。

        為了解決常見的電源完整性問題,設計人員必須擁有一套最好的分析工具來計算和解決成品電路板布局中的電源完整性問題。Altium Designer 包括這些重要的電源完整性工具以及更多工具,可幫助您在創建高質量 PCB 時保持高效。

        解決最常見的電源完整性問題

        每個電路板都會有一些常見的電源完整性問題,需要通過檢查 PDN 來識別。PDN 阻抗、S 參數、Z 參數、直流電流密度和電壓都是作為電子系統電源完整性分析的一部分進行檢查和計算的重要點。在某些系統中,電源完整性問題很小,在測量中可能不會被注意到。然而,在具有快速信號邊緣速率的高速 PCB 中,可以觀察到許多常見的電源完整性問題,并可能導致系統故障。

        電路板中可能出現的一些常見電源完整性問題包括:

        PDN 交流阻抗和/或直流電阻

        電源軌倒塌和地彈

        由于弱去耦引起的輻射發射

        產生過多的熱量

        高壓靜電放電

        電路板中的直流電阻取決于電源平面和互連的尺寸,它是了解電源完整性的起點。一旦解決了電路板的這方面問題,設計人員就可以采取措施確保它們滿足目標阻抗目標,以防止因供電不穩定而引起的信號完整性問題。

        解決常見的直流電源完整性阻抗計算

        由于直流電阻、電流密度和電壓分布對于電源完整性非常重要,設計人員需要 Altium Designer 中的 PDN 分析器等分析工具。該仿真引擎旨在直接從您的 PCB 布局執行直流電源完整性計算。然后,您可以在原型設計運行之前識別出電流和熱量產生過多的電路板區域。

        確保您了解影響 PDN 電阻和總阻抗的因素。

        在設計 PCB 電源平面時,請務必先計算 PDN 的載流能力,并確保您的設計具有所需的直流電阻。

        直流電源完整性計算器將向您顯示整個電源平面和供電子系統中的直流電阻、電流密度和電壓分布。

        輕松計算和跟蹤供電網絡中的直流電流密度。

        高速設計的電源完整性分析

        高速 PCB 依靠精確的傳輸線阻抗來確保設計正確運行,但它們也需要非常低的供電網絡阻抗。高速數字系統的電路板在設計時考慮了目標阻抗。PCB 疊層、選定的去耦電容器和 PCB 層壓板厚度共同決定了 PDN 的阻抗,該阻抗旨在滿足目標阻抗譜。

        保持低 PDN 阻抗對于確保高速組件在切換時不會產生電源軌紋波和地彈很重要。如果 PDN 阻抗足夠低,則系統中不會注意到這些影響。一旦計算出 PDN 中的平面阻抗,現在就可以確定任何電源軌紋波和噪聲是否會導致功率輸出超出允許的限制。

        Altium Designer 中為低 PDN 阻抗設計最佳 PCB 疊層

        設計低 PDN 阻抗需要將接地層和電源層靠近相鄰層放置,以確保高平面電容。它還有助于選擇正確的 PCB 材料集,以確保設計具有低損耗和低 PDN 阻抗。Altium Designer 中的集成層堆棧管理器是您在創建設計時確保設計符合目標 PDN 阻抗的第一個工具。

        收到設計的原型板后,重要的是要測量電源完整性,以確保達到目標阻抗目標。

        S 參數模型和 Z 參數是兩種數學工具,可用于執行電源完整性分析并確保達到目標 PDN 阻抗。

        Altium Designer 連接到 Ansys SIwave 以幫助您識別和解決高速 PCB 設計中的阻抗和 EMI 問題。

        使用 Altium Designer 完成您的高性能電路板

        Altium Designer 包括一整套集成設計工具,可幫助您放置和布線高速設計所需的所有組件。除了阻抗和直流分析功能之外,您還將擁有一組仿真工具來幫助您評估 PCB 布局并識別電路板布局中潛在的信號完整性和電源完整性問題。當您完成設計后,就可以準備制造和組裝了,Altium Designer 將在那里幫助您完成工作。

        請輸入搜索關鍵字

        確定
        国产在线视频在线