為新設計開發 PCB 測試程序

2021-06-30

為新設計開發 PCB 測試程序

我們大力支持將測試結構放入 PCB 中。整合這些結構的動力涵蓋了廣泛的主題——這是一種新設計；您正在使用新的組件技術；新的層壓板或新的制造商等等。

當今的電子產品需要許多關鍵的性能特征。它們以高頻率運行，傳輸大量數據，而且速度比以往任何時候都快。這給產品開發人員帶來了巨大的壓力，需要確保他們的設計符合所有條件，既可以作為原型工作，也可以批量生產，并滿足關鍵的成本和產品交付要求。

鑒于所有這些參數，在制造新設計之前制定 PCB 測試程序是一個明智的技術和商業決策。PCB 上的測試結構可以在將組件加載到電路板之前使用，這將有助于確保電路板按規定和構建的方式運行。

PCB 中的測試結構

推動在板上構建測試結構的因素基于以下幾點：

假設來自制造商的電路板是“好”的，因為制造商說它們是“好”的。

即使您與信譽良好的制造商打交道，在制造過程中也有可能出現問題的地方，例如：

這些層的順序錯誤（下面將詳細介紹）。

阻抗不正確。

使用了錯誤的層壓板，或者制造商以“省錢”為幌子用替代品替換了您指定的層壓板。

層壓板中的玻璃編織錯誤導致歪斜。

對于數據速率非常高的產品來說，這是一個巨大的問題。

在組裝過程之前，歪斜問題不會很明顯。

如上所述，必須通過使用位于電路板邊緣的堆疊條紋來驗證電路板中的層堆疊。這似乎是一個簡單的問題或平凡的做法，但如果不這樣做，可能會導致可怕的后果。如果電路板層出現故障，則沒有簡單的修復方法，并且可能會產生大量成本和進度，因為唯一的選擇是報廢電路板并重新開始。

圖 1. 用于檢查層序和電介質厚度的堆疊條紋。

圖 1描繪了堆疊條帶測試結構。結構中使用的銅條以這樣的方式繪制，即當從面板上切下 PCB 時，這些條是肉眼可見的。每層中的條帶比上面的條長。這使得可以通過簡單地看到向下進入 PCB 每一層的樓梯臺階變長來確定所有層的順序是否正確。

在設計和制造過程中有很多地方可能會錯誤地處理層的順序。一是準備用于蝕刻 PCB 層的照相工具和模板。另一種可能發生在作為層壓過程的一部分鋪設各個層時。顯然，電路板上的層數越多，堆疊條紋測試結構就越重要。

圖 2顯示了通過使用測試結構檢測到的故障示例。第 11 層是第 22 層應位于的位置。兩者都是電源平面。不合適的層用堆疊條紋表示，這些條紋在板的側面可見。

圖 2. 層順序不正確的 PCB。

在這種情況下，所有阻抗都是正確的，因為交換的層包含電源層和接地層。我們在測試結構中檢測到的其他故障包括一個組件，其中在材料清單中指出了不正確的旁路電容器。堆疊條紋還可用于檢測不正確的阻抗值。

圖 3顯示了一組實際堆疊條帶的放大視圖，其中可以看到每個介電層中的玻璃纖維、銅厚度和 5 密耳的走線從 PCB 突出。

圖 3. 堆疊條紋的放大視圖。

PCB測試程序

與任何流程一樣，在 PCB 加載元件之前，需要在 PCB 上采取特定步驟。此 PCB 測試程序超越了在線測試。這些步驟包括：

將堆棧向上繪制并記錄在計算出的阻抗旁邊的每個信號層的實際阻抗。（確保使用 125-175 pSec 邊緣進行測量。）

拋光堆疊條紋以確保它們清晰。接下來，為了保護它們，應該用清漆覆蓋它們。

確保每一層的條紋比上面的長。

使用帶有刻度的顯微鏡，測量每個介電層的厚度并將此信息記錄在疊層圖上。

測量并記錄每個銅層的厚度。

測量每個堆疊條旁邊的走線寬度并記錄下來。

使用普通電容計，測量每個電源電壓的平面電容并將該信息與計算得出的信息進行比較。

使用網絡分析儀或帶有跟蹤信號發生器的頻譜分析儀，掃描每個電源電壓的阻抗與頻率的關系。然后，應將每次掃描的示波器圖像相互比較。（執行此操作的方法在本文末尾的參考文獻 1，第 2 卷中進行了描述。）

上述步驟 1-7 應對收到的每批新 PCB 執行，并應檢查每個 PCB 以驗證堆疊條的順序是否正確，如上述步驟 3 所述。

如果上述測量值在規格范圍內，下一個任務是驗證旁路電容器群是否為每個電源電壓創建了適當的阻抗與頻率響應。這是通過發送一個 PCB 來僅加載旁路電容器然后執行以下測試來完成的：

如以上步驟 8 所述，掃描每個電源電壓的阻抗與頻率，并將該信息與預測的阻抗與頻率進行比較。如果滿足阻抗目標，則可以將 PCB 送出進行最終組裝。如果存在“阻抗空洞”，則有必要重新計算消除空洞所需的電容器數量。

如果需要，進行高壓測試。

列出用于每個電壓的旁路電容器，參數如表 1 所示。

表 1. 用于電路板中每個電壓的旁路電容器列表。

在上述之后，進行以下測試以檢查IC封裝和電源在最壞情況下的性能。

使用適當的軟件代碼，使任何處理器以運行中將出現的最慢和最快的速度從待機模式進入活動模式。必須監控處理器內核的 Vdd 并記錄最壞情況下的紋波。應保留生成的示波器圖片。驗證PDN 上測得的紋波是否符合設計規范也很重要。

使用適當的軟件代碼，使最寬的數據總線首先從全 0 切換到全 1，然后從全 1 切換到全 0。再次監視 Vdd 上的紋波；保留示波器圖片，并根據設計規范驗證紋波。

使用上面第 2 步中使用的相同代碼，通過將示波器連接到一個安靜的輸出端來測量 Vcc 和地彈很重要，該輸出端在 IC 封裝內與正在切換的數據總線共享相同的電源軌。此處也應保留示波器圖片，并驗證 Vcc 和地彈是否符合設計規范的要求。

背板的特殊測試

通常，背板除了原始 DC 電壓（例如 48 V）之外沒有電源。但是，它們可能在選定的線路上具有特殊的平面電容器以控制 EMI。用于背板的測試步驟包括： 如上所述，對未加載的裸 PCB 執行步驟 1-6。

測量具有嵌入式電容器的每個信號的值。這是使用普通電容表完成的，并將結果與設計目標進行比較。

根據需要進行高壓測試。

其他特殊測試

不同長度的測試走線：在某些 PCB 上，同一層可能有兩條不同長度的測試走線。測量每個上的時間延遲可用于通過獲取時間差并將其除以長度差來計算速度。這使得能夠計算該層的有效介電常數。

直流電壓降：在具有非常高電流的 PCB 上，建議使用萬用表并運行從穩壓器端子到最遠負載的電壓降曲線，以確保直流電壓降在限制范圍內。正如在之前的文章中所指出的，當今的許多設計都不能容忍非常大的電壓驟降。由于開始時沒有很多余量，因此在超出限制之前不必有很大的差異。

概括

將測試結構放置為 PCB 測試程序的一部分有幾個正當理由。這些結構有多種用途，包括確保層的順序正確；確保銅層厚度和走線寬度正確；確保電容電源電壓正確；確保每個電源電壓的阻抗與頻率的關系是正確的，并確保電壓降在適當的容差范圍內。