異構集成路線圖和芯片的未來

2021-07-05

異構集成路線圖和芯片的未來

今年電子元件和技術會議 (ECTC) 舉辦了一系列關于異構集成的研討會，并對異構集成路線圖的當前狀態（2019 年修訂版）進行了很好的概述。SoM/CoM 的出現，以及智能手機等專業應用中大量 SoC 的出現，都說明集成如何在增加芯片功能而不顯著增加其占用空間方面發揮作用。電子產品中的集成計劃最初是為了一個目標而開發的：將更多功能引入更小的空間，并在不增加占地面積的情況下繼續擴展設備。

異構集成成為過去十年 ASIC 出現的更大主題，但通過先進的封裝技術將其提升到一個新的水平。如果您是 PCB 設計師或系統設計師，更高集成度的組件將如何影響您的設計和布局實踐？我們已經可以從當今用于數據中心服務器和軍用航空嵌入式計算的一些先進 GPU 和 CPU 產品中獲得一些指導。然而，隨著嵌入式人工智能、量子、5G/6G、先進機器人和混合功能系統等技術變得越來越普遍，這些產品將不可避免地滲透到日常設計師中。

半導體行業的整合

半導體行業協會 (SIA) 最近宣布將在 2016 年春季停止開展國際半導體技術路線圖 (ITRS) 中概述的活動。在此之前，該行業遵循其自己的國家半導體技術路線圖 ( NTRS）直到國際公司在 1990 年代后期開始加入。從 ITRS 轉向新的集成范式是一個重大轉變，尤其是當您聽到很多關于摩爾定律在推動半導體縮放方面的主導地位時。今天，業界的每個人都承認，除了英特爾和臺積電等大公司之外，摩爾定律下的持續擴展正在為所有人帶來收益遞減。

在 ITRS 之后出現了國際設備和系統路線圖，其中的一個子集是異構集成路線圖。在當今物聯網、云連接數據中心和智能設備時代，該技術路線圖將重點從基于晶體管的電路的物理縮放轉移到了當前的 7 納米以下節點?，F在的重點是具有應用程序驅動路線圖的新架構，以支持大量新應用程序。當您考慮到異構集成的重點是將不同的功能打包到一個包中時，電路板設計人員還需要做什么？

事實證明，留給電路板設計師的還有很多，事實上，他們將充當現實世界和黑匣子組件之間的主要接口。首先，讓我們看看什么是異構集成，我們將看到 PCB 設計人員的角色將如何繼續從基本布局任務轉移到板級系統設計和集成。

什么是異構集成？

非常簡單，異構集成是將可能單獨制造的多個組件集成到一個真正的系統級封裝 (SiP) 中，其中單個組件通過連接所有組成組件來提供所有功能。想想一個 SoC，但它有更多的硅芯片；每個組件都是單獨制造的，并通過標準互連結構連接在一起。

要了解這意味著什么，讓我們看看我們如何獲得異構集成組件?？紤]下面的例子：我們有來自不同晶圓廠的多個半導體芯片，并且可能在不同的節點使用不同的技術生產。它們被集成到單個中介層中，并使用標準方法（通孔和軌道）互連。這些模塊化模具中的任何一個都可以像樂高積木一樣通過標準化接口連接在一起。

異構集成中的簡化思想

在某些方面，這模仿了從 1970 年代到今天開發 ASIC 的推動，當時使用通用可編程邏輯或分立元件很難處理的功能是用單個專用芯片實現的。現在，您將為特定應用構建的大多數電路板都涉及一系列 ASIC、一些電源調節組件、一堆無源器件、一個處理器，也許還有一些特殊的邏輯組件。如果您正在構建一個需要模擬前端或必須從另一臺儀器捕獲一些模擬信號的電路板，那么該模塊將內置到您的 ASIC 中，或者您可以使用一些接口 IC（例如，ADC）放在板上以實現該功能。

當前的單片機模塊結構

對于不一定關注半導體封裝發展的設計師，我在下面展示了一些集成方法的示例和示例 SoC。左上角的圖像顯示了典型的BGA 封裝，其中硅芯片封裝在模塑料中。頂行的另外兩個圖像顯示了如何堆疊多個芯片并相互連接或通過鍵合線連接到 BGA 封裝。最后，下圖顯示了最復雜的異構集成形式，其中存儲器和邏輯部分使用通孔集成到單個封裝中，稱為硅通孔 (TSV) 技術。

異構集成示例。

為什么要專注于從一組較小的芯片構建更大的封裝？在平面半導體制造工藝中，當芯片較厚時，成品率會降低，因此當將更多功能封裝到單個芯片上時，以 3D 方式構建超大規模模塊變得不那么經濟。使用與標準互連架構互連的獨立管芯更可靠。它還允許芯片設計人員采用模塊化方法來開發芯片組件，其中多個芯片可以像樂高積木一樣組裝在一起。然后，您可以將其擴展到多芯片組件，其中多個上述芯片結構連接在一起形成一個封裝。這最近已在 AMD 的 Fiji 和 Epyc 處理器中使用，它是一種將多個內核集成到單個芯片中的方法。

在組件和功能方面，異構集成的大部分重點是將不同的數字組件封裝到更大的組件中，盡管模擬和機電組件（例如，MEMS）也是異構集成的目標組成部分。如果它可以通過平面工藝在晶圓上制造，那么它就是異構集成的可能目標。這種不同能力之間集成的潛力將我們引向了異構集成路線圖中所關注的各個領域。

異構集成路線圖中的重點領域

異構集成路線圖于 2019 年發布，旨在解決阻礙特定應用領域進一步集成的挑戰。本文檔由三個反映電子生態系統當前和未來狀態的 IEEE 協會贊助。異構集成路線圖與其他標準路線圖的區別在于，它以應用和挑戰為重點，而不是專注于特定功能。異構集成路線圖中概述了六章，重點關注特定領域的技術挑戰：

高性能計算和數據中心，它們是持續小型化和集成的自然目標

移動設備，包括 5G 和未來的移動網絡功能，如 6G

汽車，主要針對自動駕駛汽車

醫療/健康設備和可穿戴設備，通常需要一系列提供專門功能的組件

航空航天和國防，在物理大型系統中為專業應用實現多種功能的另一個領域

物聯網，一個足夠廣泛的類別，可以與上述任何領域重疊

更深入地說，異構集成路線圖解決了一些廣泛的組件組的技術挑戰和潛在的解決方案。其中一些組件組在許多系統中很常見，如今已通過多個電路或組件集實現：

單芯片和多芯片模塊

集成電力電子

集成傳感器平臺，包括 MEMS 傳感器

集成光子學

5G芯片組

不同層次的異構集成

這里的趨勢之一是將更多的計算能力和附加功能打包到標準包中，但重點放在 3 個級別：

這些異構集成級別中的每一個都旨在解決不同的技術挑戰。

芯片異質性

芯片異質性側重于通過將多個芯片集成到單個封裝中的功能級集成。這與小芯片和多芯片模塊的設計密切相關。此級別硬件集成的一些示例包括：

在同一模塊中混合不同的封裝樣式

垂直和水平堆疊多個芯片（2.5D/3D 集成）

將多個 SoC 模塊打包成一個更大的模塊

所有這些都與晶圓級封裝技術聯系在一起，例如用于垂直集成的 TSV 和用于無線 SiP 的臺積電集成扇出 (InFO)。非常需要不依賴鍵合線的互連技術，特別是對于在管芯之間傳遞的超高速串行數據流。

系統異構

不同的產品更適合處理不同的數據結構，系統級集成旨在解決計算工作負載在不同模塊之間傳遞的任務。例如，重復向量計算最好在 GPU 上執行，而AI 模型中使用的矩陣計算現在在 ASIC 上執行。SiP 需要將這些選項與接口、內存、處理器內核和 I/O 接口一起提供，以便為特定工作負載提供最高效的計算處理。

這種級別的異構集成更適合需要同時處理多個數據工作負載（標量、向量、矩陣和空間）的數據中心。但是，這當然可以擴展到涉及射頻/無線以及光子學組件的嵌入式應用。

用于具有集成光子電路的自動駕駛汽車應用的示例 SiP。

固件/軟件同質性

這是一項重大挑戰，因為它需要在嵌入式操作系統和一組標準 API 方面對一組產品進行重大標準化。這更困難，因為開發人員通常使用不同的語言和不同的專業領域。我們可能會繼續使用許多高級語言來開發將運行并與異構模塊交互的應用程序。但是，開發人員需要的是將多種語言的代碼編譯成單一代碼庫的單一開發環境。目前還不清楚這種類型的環境會是什么樣子，但芯片制造商正在努力開發這種類型的開發環境以支持異構產品。

異構集成對 PCB 設計師意味著什么

對于 PCB 設計人員而言，這種更高集成度的趨勢將更多功能和特性封裝到單個芯片上，并為設計人員提供了針對不同應用的更專業的產品。在即將到來的技術領域工作的設計師將花費更少的時間將不同的組件組合在一起，因為標準化產品將在單個設備中包含所需的功能。PCB 設計人員仍將面臨布局挑戰，但異構集成有助于減少整體組件數量、系統尺寸和所需的外圍設備，而無需改變 PCB 設計人員的布局實踐。

這是否意味著 PCB 設計人員只需在電路板上連接電源塊和異構集成模塊？當然不是……異構集成路線圖是基于應用程序的，旨在推動面向廣泛應用領域的組件的生產。通過專注于廣泛的應用領域，新產品將特定芯片組的組件整合到一個模塊中，并使用標準接口（PCIe、USB 等）將模塊鏈接在一起。