串聯端接傳輸線的開關行為

2021-06-23

串聯端接傳輸線的開關行為

串聯端接線路和差分信號用作所有CMOS 器件中的鏈接。雖然我已經寫了大量關于差分信號、它的操作和它的好處的文章，但我沒有解決串聯端接線路的開關行為。這就是本文的目的。

基礎知識

串聯端接傳輸線的要點包括：

在這種類型的傳輸線中，串聯終端放置在每個驅動器的輸出端。

它為高速邏輯信號提供最低的功耗。

    它是功耗最低的方法，因為只有當邏輯線從邏輯 0 切換到邏輯 1 時，電路才會消耗能量。

雖然前面的觀點看起來非常簡單，但了解串聯端接傳輸線的工作原理對于確保將信號正確傳送到每個接收器至關重要。圖 1 是一個典型的 5V-CMOS 驅動器，帶有連接到無源 CMOS 接收器的 50 歐姆傳輸線。這意味著該設備只是對其輸入端的電壓波形做出響應。出于本說明的目的，CMOS 接收器看起來像非常小的電容器，可以認為是開路。在本例中，線長 12 英寸或約 30 厘米。在 PCB 中，能量以每納秒約 6 英寸的速度傳播，因此下面顯示的線長約 2 納秒。

 

圖 1. 5 伏串聯端接 CMOS 傳輸線

圖2。傳輸線的等效電路如圖 1所示。

從圖 2 中可以看出，電容和電感沿著傳輸線的長度分布。這些元素是寄生效應，它們通過每單位長度的電感與每單位長度的電容之比來確定傳輸線的行為。這決定了等式 1 中所示線路的阻抗。 Lo 是每單位長度的電感，Co 是每單位長度的電容。使用諸如 2D 場求解器（許多場求解器可用作各種信號完整性工具的一部分）等工具，可以為特定傳輸線確定這兩個變量。

方程 1. 阻抗作為分布式電容和電感的函數

當圖 1 中的驅動器將傳輸線上的邏輯電平從邏輯 0 移動到邏輯 1 時，它必須對傳輸線的分布寄生電容充電。這是 CMOS 邏輯電路消耗的主要功率。當同一個驅動器將邏輯電平從邏輯 1 移動到邏輯 0 時，必須去除該電荷。

當信號沿電線或傳輸線發送時，其中的能量以電磁 (EM) 場的形式存在。該能量將沿路徑傳播并在路徑末端永遠反射，除非它被終端電阻吸收或在導體的電阻中慢慢消失。如果路徑的末端是開路，則反射能量將與入射能量具有相同的極性。如果路徑的兩端短路，反射的能量將被反轉。

邏輯線上的電荷如何將其從零移動到一

當驅動器開始將邏輯線從 0 移動到 1 時，就形成了圖 3 中的等效電路?？梢钥闯觯寗悠鬏敵鲎杩购蜕习氩糠值拇摱私右约跋掳氩糠值膫鬏斁€阻抗組合形成了一個分壓器。當串聯終端選擇適當時，Zout 和 Zst 的組合將與 Zo 相同。在本例中，兩者均為 50 歐姆，傳輸線輸入端的電壓為 V/2。

圖 3. 圖 1 中驅動器從邏輯 0 切換到邏輯 1 時的等效電路。

圖 4顯示了隨著時間的推移，傳輸線輸入端和接收器輸入端的電壓波形。

圖 4. 圖 1 中電路的開關波形

該圖包含以下數據點：

紅色波形是傳輸線的輸入，橙色波形是傳輸線末端接收器的輸入。

如圖所示，從 0 到 1 轉換后的電壓電平只有一半大小。

這是由于圖 3中所示的分壓器造成的。

該電壓電平通常稱為“基準”電壓。

電磁場形式的能量已被發射到傳輸線中。

當場從傳輸線傳出時，這種能量將傳輸線的寄生電容充電到 V/2 的電壓電平。

兩納秒（傳輸線的電氣長度）后，該線已完全充電至 V/2，并且 EM 場在接收器處遇到開路。當這樣的場遇到開路時，場中的任何能量都不會被吸收。相反，它以與出站時相同的幅度反映。

在全反射時刻，線路末端的電壓電平為V/2。由于電磁場的電壓幅度為 V/2，在全反射后幅度將為 V。可以看出，一旦電磁場到達線路末端，橙色波形的幅度為 V。在回程中，傳輸線的寄生電容被充電至 V。一旦EM 場返回到驅動器，就會遇到圖 5所示的等效電路。

圖 5. 圖 1 中反射波返回驅動器時的等效電路

應該注意的是，如圖 5所示的電壓源具有零阻抗。

由于 Zout 和 Zst 之和為 50 歐姆，且電壓源為短路，因此它們一起構成了一個并聯終端，其值與傳輸線的阻抗相同。結果，電磁場中的所有能量都被吸收，傳輸線上的電壓電平穩定在 5 伏，這是該電路的理想邏輯 1。

注意：當一個電阻與傳輸線的阻抗具有相同的值并放置在該傳輸線的兩端時，電磁場中的所有能量都將被該電阻吸收。不會有進一步的反射，這個電阻被標記為并聯終端。

從邏輯 1 切換到邏輯 0 的過程

當圖 1 中的電路從邏輯1切換到邏輯 0 時，驅動器的任務是移除放置在那里的線路電容上的電荷，以將其從邏輯 0 移動到邏輯 1。這發生在驅動器級別內部從 5V 移動到 0V。與從邏輯 0 到邏輯 1 的轉換一樣，等效電路如圖 3 所示，但現在線路為 5V，輸出阻抗和串聯終端電阻連接到 0V。因此，分壓器像以前一樣工作。

由于上述原因，線電壓移動到 V/2，并且隨著能量沿線向下移動，以 EM 場形式存在的電荷從線電容中移除到該水平。（此轉換的電壓電平為 –V/2。）當 EM 場在兩納秒后到達傳輸線末端時，它遇到開路并沿傳輸線反射回。反射發生后，線路處于 0V。兩納秒后，電磁場返回驅動器并遇到圖 4所示的電路，并被吸收。

可以看出，接收器處的電壓波形（橙色）是所需的、正確的方波邏輯信號（這是該信號路徑的目標）。這種信令方法被稱為“反射波”切換，因為反射波在沿傳輸線往返時會產生正確的邏輯電平。這是邏輯信令的最低功耗方法，因為電流僅在線路充電時從電力系統中汲取。一旦線路完全充電到邏輯 1，電流消耗變為 0。這是大多數個人計算機中集成的 PCI 總線采用的切換方法。

另請注意，驅動器輸出端的電壓波形處于不確定的邏輯狀態 (V/2)，這段時間是每次切換發生時沿傳輸線的往返延遲。如果負載沿著傳輸線的長度放置，就像 PCI 總線所做的那樣，在反射波在回程中經過它們之前，它們不會經歷“數據良好”狀態。因此，這些輸入端的數據時鐘必須延遲，直到所有輸入端的數據都正常。這就是數據在 PCI 總線以及其他依賴反射波切換的總線協議上計時的方式。

當驅動阻抗和線路阻抗不匹配時會發生什么？

圖 6所示的電路與圖 1 所示的電路相同，只是串聯終端沒有與輸出串聯插入。

圖 6. 沒有串聯終端的 5 伏 CMOS 電路

圖 7顯示了從邏輯 0 到邏輯 1 轉換的開關波形。如圖所示，基準電壓遠高于 V/2。事實上，它是5伏或3.33V總電壓的2V/3或2/3。這是因為圖 3中的分壓器具有驅動器的 25 歐姆或 Zout 上電阻和 50 歐姆的下電阻或阻抗。這會產生 2/3 電壓電平。

圖 7. 圖 6 中電路的電壓波形

在圖 7 中，電磁場將線路電容充電至與之前相同的值。當電磁場在產生后兩納秒到達接收器時，它被反射，電壓加倍至 6.66V。和以前一樣，電磁場將線路電容充電至 6.66V。再過兩納秒后，電磁場返回驅動器并遇到圖 5中所示的終止。但是，并聯端接是 25 歐姆，而不是 50 歐姆。這意味著有兩件事正在發生。首先，這一次分壓器頂部為50歐姆，底部為25歐姆。因為串聯終端電阻值為零歐姆，所以電壓被分壓。發生的第二件事是并非所有的能量都被吸收了。

和以前一樣，能量會使接收器的電壓電平加倍，然后返回給驅動器。當它到達驅動器時，其中一部分被吸收，其余部分被倒置反射。這種情況一直持續到所有能量都被驅動器輸出阻抗吸收，并且邏輯電平穩定在 5V。這可以在圖 7 中看到。

注意：進一步深入研究上述內容，當并聯終端與其所放置的傳輸線的阻抗不匹配時，它不會吸收所有反射回 TL 的能量。如果該終端的值大于 TL 阻抗，則能量將以與入射波形相同的極性反射。這通常稱為過沖。如果該終端的值小于 TL 阻抗，則兩納秒后反射回來的能量將被反轉并與入射波形具有相反的極性。這通常稱為下沖。

圖 7 中的波形有兩個問題。首先，電壓比 Vdd 高 1.66 伏。這種過高的電壓會導致邏輯故障或損壞接收器。其次，在信號返回驅動器并反轉后，它將導致接收器處的邏輯 1 降至 4 伏以下。這將邏輯 1 降低到可能導致邏輯故障的水平。這兩種情況都不好。這就是將串聯終端添加到此類電路的原因。

圖 8顯示了信號切換到邏輯 0 時的波形?？梢钥闯?，在該邏輯狀態下發生了相同的邏輯違規。

圖 8. 圖 6 所示電路的開關波形，具有兩種邏輯轉換

概括

與差分信號一起，串聯端接傳輸線用作 CMOS 器件中的鏈接。這種類型的傳輸線為高速信號提供了最低的功耗。了解串聯端接傳輸線的運行方式以及它如何充電和充電有助于保持信號質量并確保線路按設計和建成的方式運行。